feat: 根据新板卡QD4C更新时钟配置

硬件上更换为 16MHz 的外部晶振，将PLL输入源更改为二分频之后的HSE，后续倍频系数不变（仅更改了144MHz下的配置）

app/main.c

@@ -39,7 +39,7 @@ uint8_t last_state;
 int main(void)
 {
     TYPE_UNION test_data[BY_FRAME_DATA_NUM];
-    clock_init(SYSTEM_CLOCK_120M);
+    clock_init(SYSTEM_CLOCK_144M);
     system_delay_init();
     debug_init();